スケーリング則ではトランジスタの寸法を小さくすれば比例して性能も向上するが、30nm（ナノメートル）以下に縮小すると、デバイス構造的な限界からかえって性能が低下し、寸法縮小の効果が得られなくなる。このような限界を超えるために、チャネル領域をひれ状の縦長の立体にしてゲートで取り囲み、実効的な性能を上げることを可能にした構造のトランジスタが三次元トランジスタで、1989年に日立製作所から最初に発表された。2011年になってインテルから22nm技術以降で製品化されることが発表された。発明から製品化に20年以上も時間がかかった理由は、従来の平面構造のトランジスタから立体構造になるという大幅な技術の飛躍が必要なためで、それ以外に手段がなくなることが実用化を真剣に検討する必須条件であることを示している。研究レベルでは実証されているものも、製品にするには非常にバリアーが高いことを示す典型的な例である。