MOSトランジスタの寸法を比例縮小すると、性能が比例倍になるという特性。たとえば寸法を半分にすれば、性能は倍になる。この時、単位面積当たりのトランジスタ数は、4倍になるので、システムとしての単位面積当たり性能は、2×4=8倍、集積度を倍にできれば総合性能は16倍になる。1974年に、当時IBMのロバート・ヒース・デナードらが提唱した。半導体産業がこれまで40年近くにわたって、トランジスタ寸法を小さくすることに全力を挙げていることも、集積回路の性能が1年半で倍になるという、いわゆるムーアの法則も、このようなスケーリング則によるMOSトランジスタの特性向上という原理が背景にある。最近では最小寸法が30nm（ナノメートル）以下になり、これにともなってゲート絶縁膜の厚さは1～2nm、原子数にして数個から十個という限界レベルまで寸法縮小が進んでおり、今後10～15年程度で寸法の縮小限界に突き当たると予想されている。その時に新しいエレクトロニクスのパラダイムが始まると考えられる。