ITRS（→「半導体ロードマップ」）で議論されているシリコン集積回路の将来方向の一つ。スケーリング則にのっとりトランジスタの寸法縮小を進め、1チップあたりのトランジスタ数を単純に増大させる、いわゆるムーアの法則を文字通り推し進める戦略。現在量産化されている45nmデバイス（45nm集積回路）から単純に縮小したのではデバイスの動作特性が十分でなくなるため、たとえばゲートに金属を用いたり、ゲート絶縁膜を高誘電率材料にしたり、チャネルをGaAs（ガリウム・ヒ素）などの化合物半導体や、ゲルマニウムやグラフェン（グラフェンシートともいい、ベンゼン環を二次元平面に敷き詰めた6員環シート）、ナノチューブなどにして性能を確保する努力が続けられている。微細加工技術にはArFエキシマステッパー（→「光リソグラフィー」）に代わり波長10nm程度の軟X線を光源とするEUV技術（Extreme UV　極紫外線）が有望視されている。