シリコン半導体集積回路システムは、デバイス数が多く、また動作速度が速いほど性能が高くなるため、これまで40年以上にわたってデバイスの寸法を小さくするスケーリング則によって高速化と高集積化を実現してきた。しかしトランジスタ寸法が45nm（ナノメートル）からさらに32nmと、スケーリングの限界に近付いてきたため、従来1層だけだった集積回路を積層化し、単位面積当たりのデバイス集積度を高くするとともに、チップ間の信号遅延を少なくして高性能化、低価格化を可能にするようになった。こうした技術を三次元積層といい、作られるデバイスを三次元デバイス、または立体半導体と呼ぶ。
このような試みは1970年代から行われており、通常のトランジスタをシリコン上に1層ずつ積み上げていく技術が開発されたが、コスト的、歩どまり的に問題があり、全く実用化されずに消えた。
現在の三次元積層技術は、三つの方向に進められている。(1)システム・イン・パッケージ（SiP）と呼ばれる、論理チップやメモリーチップを別々に作製し、数十μm（マイクロメートル）と極限まで薄膜化してから何層にも積層するもの。これまで横方向に長い配線を形成していたものを、重ねたチップの厚さ（10枚でもたかだか数百μm）まで短縮し、またチップ間を多数の配線でつないで伝送速度を飛躍的に高くし、多くのチップを機能的に一体化することにより高速処理を可能にする。従来はワイヤボンディングなどでチップ間を接続していたが、より接続の数を多くし、距離を短縮する基本技術として、TSV（through silicon via　シリコン貫通配線）が開発されている。撮像素子やセンサーなども一緒に集積化する動きもある。(2)3Dメモリーなどとして実用化されている、デバイスを多数積層する技術。(3)FinFET（三次元トランジスタ）と呼ばれる、トランジスタを立体化する技術。